xilinx PCIE仿真

### Xilinx PCIE仿真的深度解析 #### 一、Xilinx PCIE仿真的前置准备与环境搭建 在进行Xilinx PCIE仿真前，确保具备适当的软件版本是至关重要的。根据描述，13.2版的ISE Design Suite需要配合6.6d及以上版本的ModelSim进行仿真。启动ISE Design Tool并通过Simulation Library Compilation Wizard编译Xilinx库文件，这一步骤旨在确保所有的Xilinx库文件被正确地编译和准备就绪，为后续的仿真工作奠定基础。 #### 二、ModelSim环境配置与初始化 完成Xilinx库文件的编译后，下一步是对ModelSim环境进行配置。这包括修改ModelSim的初始化文件，添加必要的库路径。关键在于确保ModelSim识别并加载编译好的Xilinx库文件，库文件名需与Simulation Library Compilation Wizard生成的名称一致，否则可能会遇到编译错误。此步骤确保了ModelSim能够正确地引用和加载所需的库文件，从而顺利执行后续的仿真任务。 #### 三、PCIE IP实例化与仿真流程 接下来，实例化一个PCIE IP并准备ModelSim进行仿真。此过程涉及在特定目录下创建和配置仿真环境，特别是functional文件夹。需要编译ISE/verilog/src/目录下的glbl.v文件，同时调整simulate_mti.do文件以排除不必要的加载项，如glbl.v。随后，编译工程，运行仿真。值得注意的是，在仿真过程中，若遇到ModelSim提示终止的信息，应选择“no”继续运行。最终的仿真结果会展示出链路训练的情况，这依据于Virtex-6 FPGA Integrated Block for PCI Express User Guide（UG517）的指导。 #### 四、仿真模块与结构 PCIE仿真的核心模块包括Board（顶层模块）、EP（用户实例化的PCIE PIO示例）和RP（测试模块代码）。Board作为整个系统的骨架，而EP允许用户集成自己的PCIE逻辑，RP则提供测试框架。Pci_exp_usrapp_rx/tx包封装了一系列task，便于按需调用进行测试。此外，tests.v文件中的测试程序通过调用这些task进行具体功能验证。 #### 五、仿真注意事项与实践技巧 - **TSK_BAR_INIT**：在任何操作之前，确保TSK_BAR_INIT的执行，这是触发后续波形显示的关键步骤。 - **BAR支持**：仿真环境默认仅支持一个BAR。对于多BAR需求，需在pci_exp_usrapp_tx.v中适当调整pio_check_design设置。 - **用户逻辑集成**：集成用户逻辑时，避免更改顶层模块名，以免引起编译问题。如需更改，同步更新.simulation_mti.do文件中的对应条目。 - **例程设计与扩展**：E:/loongson/PCIE/Xilinx_PCIe_V6/pcie_1x1_example/ipcore_dir/pcie/simulation/functional目录下提供了PCIE PIO仿真例程，用户可在该基础上进行定制和扩展。 #### 六、总结 Xilinx PCIE仿真是一个复杂但有序的过程，从软件环境的准备，到具体IP的实例化和仿真执行，每一步都需要精心规划和准确操作。通过遵循上述指南，可以有效地实现对Xilinx PCIE设计的深入理解和功能验证，进而优化和定制自己的PCIE解决方案。