PCIeDMA部分文件及重要模块代码（不是工程、含注释）_导入模块的方式错误的是资源-CSDN文库

共10个文件

pdf：5个

v：4个

doc：1个

PCIe

DMA

4星 · 超过85%的资源需积分: 50 10 浏览量 2018-04-09 10:47:40 上传评论 8 收藏 11.78MB ZIP 举报

资源推荐

资源详情

资源评论

收起资源包目录

BMD.zip （10个子文件）

BMD - 副本

BMD_64_TX_ENGINE.v 33KB

xapp1052.pdf 2.21MB

pg195-pcie-dma.pdf 2.34MB

PCIe入门.pdf 971KB

PCIe体系结构导读.pdf 7.9MB

BMD_EP_MEM_ACCESS.v 17KB

BMD_64_RX_ENGINE.v 21KB

~$Ie DMA.doc 162B

wp350.pdf 363KB

BMD_EP_MEM.v 35KB

浅谈 PCI Express 体系结构--序

我以“浅谈”开始以下的文字，因为 PCIe 规范博大足使天下无书。正如大家所知，我之前写过一

本《PCI Experss 体系结构导读》，每次重温这本书籍时，总是遗憾着书中出现的错误。纸质的

图书一旦出现问题，便很难有更改的余地。这一次我们不会再有这些遗憾。

第 I 篇 PCI 体系结构概述

PCI(Peripheral Component Interconnect)总线的诞生与 PC(Personal Computer)的蓬勃发展密切相

关。在处理器体系结构中，PCI 总线属于局部总线(Local Bus)。局部总线作为系统总线的延伸，

主要功能是为了连接外部设备。

处理器主频的不断提升，要求速度更快，带宽更高的局部总线。起初 PC 使用 8 位的 XT 总线作

为局部总线，并很快升级到 16 位的 ISA(Industry Standard Architecture)总线，逐步发展到 32 位

的 EISA(Extended Industry Standard Architecture)、VESA(Video Electronics Standards Association)

和 MCA(Micro Channel Architecture)总线。

PCI 总线规范在上世纪九十年代提出。这条总线推出之后，很快得到了各大主流半导体厂商的

认同，迅速统一了当时并存的各类局部总线。EISA、VESA 等其他 32 位总线很快就被 PCI 总线

淘汰了。从那时起，PCI 总线一直在处理器体系结构中占有重要地位。

在此后相当长的一段时间里，PC 处理器系统的大多数外部设备都是直接或者间接地与 PCI 总线

相连。即使目前 PCI Express 总线逐步取代了 PCI 总线成为 PC 局部总线的主流，也不能掩盖 PCI

总线的光芒。从软件层面上看，PCI Express 总线与 PCI 总线基本兼容；从硬件层面上看，PCI

Express 总线在很大程度上继承了 PCI 总线的设计思路。因此 PCI 总线依然是软硬件工程师在进

行处理器系统的开发与设计时，必须要掌握的一条局部总线。

PCI 总线 V1.0 规范仅针对在一个 PCB(Printed Circuit Board)环境内的，器件之间的互连，而 1993

年 4 月 30 日发布的 V2.0 规范增加了对 PCI 插槽的支持。1995 年 6 月 1 日，PCI V2.1 总线规范

发布，这个规范具有里程碑意义。正是这个规范使得 PCI 总线大规模普及，至此 PCI 总线完成

了对(E)ISA 和 MCA 总线的替换。

至 1996 年，VESA 总线也逐渐离开了人们的视线，当然 PCI 总线并不能完全提供显卡所需要的

带宽，真正替代 VESA 总线的是 AGP 总线。随后 PCISIG(PCI Special Interest Group)陆续发布了

PCI 总线 V2.2，V2.3 规范，并最终将 PCI 总线规范定格在 V3.0。

除了 PCI 总线规范外，PCISIG 还定义了一些与 PCI 总线相关的规范，如 PCMCIA(Personal

Computer Memory Card International Association)规范和 MiniPCI 规范。其中 PCMCIA 规范主要

针对 Laptop 应用，后来 PCMCIA 升级为 PC Card(Cardbus)规范，而 PC Card 又升级为 ExpressCard

规范。

PC Card 规范基于 32 位，33MHz 的 PCI 总线；而 ExpressCard 规范基于 PCI Express 和 USB 2.0。

这两个规范都在 Laptop 领域中获得了成功。除了 PCMCIA 规范外，Mini PCI 总线也非常流行，

与标准 PCI 插槽相比，Mini PCI 插槽占用面积较小，适用于一些对尺寸有要求的应用。

除了以上规范之外，PCISIG 还推出了一系列和 PCI 总线直接相关的规范。如 PCI-to-PCI 桥规范、

PCI 电源管理规范、PCI 热插拔规范和 CompactPCI 总线规范。其中 PCI-to-PCI 桥规范最为重要，

理解 PCI-to-PCI 桥是理解 PCI 体系结构的基础；而 CompactPCI 总线规范多用于具有背板结构

的大型系统，并支持热拔插。

PCISIG 在 PCI 总线规范的基础上，进一步提出 PCI-X 规范。与 PCI 总线相比，PCI-X 总线规范

可以支持 133MHz、266MHz 和 533MHz 的总线频率，并在传送规则上做了一些改动。虽然 PCI-X

总线还没有得到大规模普及就被 PCI Express 总线替代，但是在 PCI-X 总线中提出的许多设计思

想仍然被 PCI Express 总线继承。

PCI 总线规范是 Intel 对 PC 领域做出的一个巨大贡献。Intel 也在 PCI 总线规范留下了深深的印

记，PCI 总线规范的许多内容都与基于 IA (Intel Architecture)架构的 x86 处理器密切相关。但是

这并不妨碍其他处理器系统使用 PCI 总线，事实上 PCI 总线在非 x86 处理器系统上也取得了巨

大的成功。目前绝大多数处理器系统都使用 PCI/PCI Express 总线连接外部设备，特别是一些通

用外设。

随着时间的推移，PCI 和 PCI-X 总线逐步遇到瓶颈。PCI 和 PCI-X 总线使用单端并行信号进行

数据传递，由于单端信号容易被外部系统干扰，其总线频率很难进一步提高。目前，为了获得

更高的总线频率以提高总线带宽，高速串行总线逐步替代了并行总线。PCI Express 总线也逐渐

替代 PCI 总线成为主流。但是从系统软件的角度上看，PCI Express 总线仍然基于 PCI 总线。理

解 PCI Express 总线的一个基础是深入理解 PCI 总线，同时 PCI Express 总线也继承了 PCI 总线

的许多概念。本篇将详细介绍与处理器体系结构相关的，一些必备的 PCI 总线知识。

为简化起见，本篇主要介绍 PCI 总线的 32 位地址模式。在实际应用中，使用 64 位地址模式的

PCI 设备非常少。而且在 PCI Express 总线逐渐取代 PCI 总线的大趋势之下，将来也很难会有更

多的，使用 64 位地址的 PCI 设备。如果读者需要掌握 PCI 总线的 64 位地址模式，请自行阅读

PCI 总线的相关规范。实际上，如果读者真正掌握了 PCI 总线的 32 位地址模式之后，理解 64

位地址模式并不困难。

为节省篇幅，下文将 PCI Express 总线简称为 PCIe 总线，PCI-to-PCI 桥简称为 PCI 桥，PCI

Express-to-PCI 桥简称为 PCIe 桥，Host-to-PCI 主桥简称为 HOST 主桥。值得注意的是许多书籍

将 HOST 主桥称为 PCI 主桥或者 PCI 总线控制器。

第 1 章 PCI 总线的基本知识

PCI 总线作为处理器系统的局部总线，主要目的是为了连接外部设备，而不是作为处理器的系

统总线连接 Cache 和主存储器。但是 PCI 总线、系统总线和处理器体系结构之间依然存在着紧

密的联系。

PCI 总线作为系统总线的延伸，其设计考虑了许多与处理器相关的内容，如处理器的 Cache 共

享一致性和数据完整性，以及如何与处理器进行数据交换等一系列内容。其中 Cache 共享一致

性和数据完整性是现代处理器局部总线的设计的重点和难点，也是本书将重点讲述的主题之一。

独立地研究 PCI 总线并不可取，因为 PCI 总线仅是处理器系统的一个组成部分。深入理解 PCI

总线需要了解一些与处理器体系结构相关的知识。这些知识是本书所侧重描述的，同时也是 PCI

总线规范所忽略的内容。脱离实际的处理器系统，不容易也不可能深入理解 PCI 总线规范。

对于今天的读者来说，PCI 总线提出的许多概念略显过时，也有许多不足之处。但是在当年，

PCI 总线与之前的存在其他并行局部总线如 ISA、EISA 和 MCA 总线相比，具有许多突出的优

点，是一个全新的设计。

(1) PCI 总线空间与处理器空间隔离

PCI 设备具有独立的地址空间，即 PCI 总线地址空间，该空间与存储器地址空间通过 HOST 主

桥隔离。处理器需要通过 HOST 主桥才能访问 PCI 设备，而 PCI 设备需要通过 HOST 主桥才能

主存储器。在 HOST 主桥中含有许多缓冲，这些缓冲使得处理器总线与 PCI 总线工作在各自的

时钟频率中，彼此互不干扰。HOST 主桥的存在也使得 PCI 设备和处理器可以方便地共享主存

储器资源。

处理器访问 PCI 设备时，必须通过 HOST 主桥进行地址转换；而 PCI 设备访问主存储器时，也

需要通过 HOST 主桥进行地址转换。HOST 主桥的一个重要作用就是将处理器访问的存储器地

址转换为 PCI 总线地址。PCI 设备使用的地址空间是属于 PCI 总线域的，而与存储器地址空间

不同。

x86 处理器对 PCI 总线域与存储器域的划分并不明晰，这也使得许多程序员并没有准确地区分

PCI 总线域地址空间与存储器域地址空间。而本书将反复强调存储器地址和 PCI 总线地址的区

别，因为这是理解 PCI 体系结构的重要内容。

PCI 规范并没有对 HOST 主桥的设计进行约束。每一个处理器厂商使用的 HOST 主桥，其设计

都不尽相同。HOST 主桥是联系 PCI 总线与处理器的核心部件，掌握 HOST 主桥的实现机制是

深入理解 PCI 体系结构的前提。

本书将以 Freescale 的 PowerPC 处理器和 Intel 的 x86 处理器为例，说明各自 HOST 主桥的实现

方式，值得注意的是本书涉及的 PowerPC 处理器仅针对 Freescale 的 PowerPC 处理器，而不包

含 IBM 和 AMCC 的 Power 和 PowerPC 处理器。而且如果没有特别说明，本书中涉及的 x86 处

理器特指 Intel 的处理器，而不是其他厂商的 x86 处理器。

(2) 可扩展性

PCI 总线具有很强的扩展性。在 PCI 总线中，HOST 主桥可以直接推出一条 PCI 总线，这条总

线也是该 HOST 主桥的所管理的第一条 PCI 总线，该总线还可以通过 PCI 桥扩展出一系列 PCI

总线，并以 HOST 主桥为根节点，形成 1 颗 PCI 总线树。这些 PCI 总线都可以连接 PCI 设备，

但是在 1 颗 PCI 总线树上，最多只能挂接 256 个 PCI 设备(包括 PCI 桥)。

在同一条 PCI 总线上的设备间可以直接通信，并不会影响其他 PCI 总线上设备间的数据通信。

隶属于同一颗 PCI 总线树上的 PCI 设备，也可以直接通信，但是需要通过 PCI 桥进行数据转发。

PCI 桥是 PCI 总线的一个重要组成部件，该部件的存在使得 PCI 总线极具扩展性。PCI 桥也是

有别于其他局部总线的一个重要部件。在“以 HOST 主桥为根节点”的 PCI 总线树中，每一个

PCI 桥下也可以连接一个 PCI 总线子树，PCI 桥下的 PCI 总线仍然可以使用 PCI 桥继续进行总

线扩展。

PCI 桥可以管理这个 PCI 总线子树，PCI 桥的配置空间含有一系列管理 PCI 总线子树的配置寄

存器。在 PCI 桥的两端，分别连接了两条总线，分别是上游总线(Primary Bus)和下游总线

(Secondary Bus)。其中与处理器距离较近的总线被称为上游总线，另一条被称为下游总线。这

两条总线间的通信需要通过 PCI 桥进行。PCI 桥中的许多概念被 PCIe 总线采纳，理解 PCI 桥也

是理解 PCIe 体系结构的基础。

(3) 动态配置机制

PCI 设备使用的地址可以根据需要由系统软件动态分配。PCI 总线使用这种方式合理地解决了设

备间的地址冲突，从而实现了“即插即用”功能。从而 PCI 总线不需要使用 ISA 或者 EISA 接

口卡为解决地址冲突而使用的硬件跳线。

每一个 PCI 设备都有独立的配置空间，在配置空间中含有该设备在 PCI 总线中使用的基地址，

系统软件可以动态配置这个基地址，从而保证每一个 PCI 设备使用的物理地址并不相同。PCI

桥的配置空间中含有其下 PCI 子树所能使用的地址范围。

(4) 总线带宽

PCI 总线与之前的局部总线相比，极大提高了数据传送带宽，32 位/33MHz 的 PCI 总线可以提

供 132MB/s 的峰值带宽，而 64 位/66MHz 的 PCI 总线可以提供的峰值带宽为 532MB/s。虽然 PCI

总线所能提供的峰值带宽远不能和 PCIe 总线相比，但是与之前的局部总线 ISA、EISA 和 MCA

总线相比，仍然具有较大的优势。

ISA 总线的最高主频为 8MHz，位宽为 16，其峰值带宽为 16MB/s；EISA 总线的最高主频为

8.33MHz，位宽为 32，其峰值带宽为 33MB/s；而 MCA 总线的最高主频为 10MHz，最高位宽为

32，其峰值带宽为 40MB/s。PCI 总线提供的峰值带宽远高于这些总线。

(5) 共享总线机制

PCI 设备通过仲裁获得 PCI 总线的使用权后，才能进行数据传送，在 PCI 总线上进行数据传送，

并不需要处理器进行干预。

PCI 总线仲裁器不在 PCI 总线规范定义的范围内，也不一定是 HOST 主桥和 PCI 桥的一部分。

虽然绝大多数 HOST 主桥和 PCI 桥都包含 PCI 总线仲裁器，但是在某些处理器系统的设计中也

可以使用独立的 PCI 总线仲裁器。如在 PowerPC 处理器的 HOST 主桥中含有 PCI 总线仲裁器，

但是用户可以关闭这个总线仲裁器，而使用独立的 PCI 总线仲裁器。

PCI 设备使用共享总线方式进行数据传递，在同一条总线上，所有 PCI 设备共享同一总线带宽，

这将极大地影响 PCI 总线的利用率。这种机制显然不如 PCIe 总线采用的交换结构，但是在 PCI

总线盛行的年代，半导体的工艺、设计能力和制作成本决定了采用共享总线方式是当时的最优

选择。

(6) 中断机制

PCI 总线上的设备可以通过四根中断请求信号 INTA~D#向处理器提交中断请求。与 ISA 总线上

的设备不同，PCI 总线上的设备可以共享这些中断请求信号，不同的 PCI 设备可以将这些中断

请求信号“线与”后，与中断控制器的中断请求引脚连接。PCI 设备的配置空间记录了该设备

使用这四根中断请求信号的信息。

PCI 总线进一步提出了 MSI(Message Signal Interrupt)机制，该机制使用存储器写总线事务传递中

断请求，并可以使用 x86 处理器 FSB(Front Side Bus)总线提供的 Interrupt Message 总线事务，从

而提高了 PCI 设备的中断请求效率。

虽然从现代总线技术的角度上看，PCI 总线仍有许多不足之处，但也不能否认 PCI 总线已经获

得了巨大的成功，不仅 x86 处理器将 PCI 总线作为标准的局部总线连接各类外部设备，PowerPC、

MIPS 和 ARM[1]处理器也将 PCI 总线作为标准局部总线。除此之外，基于 PCI 总线的外部设备，

如以太网控制器、声卡、硬盘控制器等，也已经成为主流。

[1] 在 ARM 处理器中，使用 SoC 平台总线，即 AMBA 总线，连接片内设备。但是某些 ARM

生产厂商，依然使用 AMBA-to-PCI 桥推出 PCI 总线，以连接 PCI 设备。

1.1 PCI 总线的组成结构

如上文所述，PCI 总线作为处理器系统的局部总线，是处理器系统的一个组成部件，讲述 PCI

总线的组成结构不能离开处理器系统这个大环境。在一个处理器系统中，与 PCI 总线相关的模

块如图 1-1 所示。

如图 1-1 所示在一个处理器系统中，与 PCI 总线相关的模块包括，HOST 主桥、PCI 总线、PCI

桥和 PCI 设备。PCI 总线由 HOST 主桥和 PCI 桥推出，HOST 主桥与主存储器控制器在同一级

总线上，PCI 设备可以方便地通过 HOST 主桥访问主存储器，即进行 DMA 操作。

值得注意的是，PCI 设备的 DMA 操作需要与处理器系统的 Cache 进行一致性操作，当 PCI 设

备通过 HOST 主桥访问主存储器时，Cache 一致性模块将进行地址监听，并根据监听的结果改

变 Cache 的状态。

在一些简单的处理器系统中，可能不含有 PCI 桥，此时所有 PCI 设备都是连接在 HOST 主桥推

出的 PCI 总线上，此外在一些处理器系统中可能含有多个 HOST 主桥，如在图 1-1 所示的处理

器系统中含有 HOST 主桥 x 和 HOST 主桥 Y。

1.1.1 HOST 主桥

HOST 主桥是一个很特别的桥片，其主要功能是隔离处理器系统的存储器域与处理器系统的 PCI

总线域，管理 PCI 总线域，并完成处理器与 PCI 设备间的数据交换。处理器与 PCI 设备间的数

据交换主要由“处理器访问 PCI 设备的地址空间”和“PCI 设备使用 DMA 机制访问主存储器”

这两部分组成。

为简便起见，下文将处理器系统的存储器域简称为存储器域，而将处理器系统的 PCI 总线域称

为 PCI 总线域，存储器域和 PCI 总线域的详细介绍见第 2.1 节。值得注意的是，在一个处理器

系统中，有几个 HOST 主桥，就有几个 PCI 总线域。

HOST 主桥在处理器系统中的位置并不相同，如 PowerPC 处理器将 HOST 主桥与处理器集成在

一个芯片中。而有些处理器不进行这种集成，如 x86 处理器使用南北桥结构，处理器内核在一

个芯片中，而 HOST 主桥在北桥中。但是从处理器体系结构的角度上看，这些集成方式并不重

要。

PCI 设备通过 HOST 主桥访问主存储器时，需要与处理器的 Cache 进行一致性操作，因此在设

计 HOST 主桥时需要重点考虑 Cache 一致性操作。在 HOST 主桥中，还含有许多数据缓冲，以

支持 PCI 总线的预读机制。

HOST 主桥是联系处理器与 PCI 设备的桥梁。在一个处理器系统中，每一个 HOST 主桥都管理

了一颗 PCI 总线树，在同一颗 PCI 总线树上的所有 PCI 设备属于同一个 PCI 总线域。如图 1-1

所示，HOST 主桥 x 之下的 PCI 设备属于 PCI 总线 x 域，而 HOST 主桥 y 之下的 PCI 设备属于

PCI 总线 y 域。在这颗总线树上的所有 PCI 设备的配置空间都由 HOST 主桥通过配置读写总线

周期访问。

如果 HOST 主桥支持 PCI V3.0 规范的 Peer-to-Peer 数据传送方式，那么分属不同 PCI 总线域的

PCI 设备可以直接进行数据交换。如图 1-1 所示，如果 HOST 主桥 y 支持 Peer-to-Peer 数据传送

方式，PCI 设备 y01 可以直接访问 PCI 设备 01 或者 PCI 设备 11，而不需要通过处理器的参与。

但是这种跨越总线域的数据传送方式在 PC 架构中并不常用，在 PC 架构中，重点考虑的是 PCI

设备与主存储器之间的数据交换，而不是 PCI 设备之间的数据交换。此外在 PC 架构中，具有

两个 HOST 主桥的处理器系统也并不多见。

在 PowerPC 处理器中，HOST 主桥可以通过设置 Inbound 寄存器，使得分属于不同 PCI 总线域

的设备可以直接通信。许多 PowerPC 处理器都具有多个 HOST 主桥，有关 PowerPC 处理器使

用的 HOST 主桥详见第 2.2 节。

1.1.2 PCI 总线

在处理器系统中，含有 PCI 总线和 PCI 总线树这两个概念。这两个概念并不相同，在一颗 PCI

总线树中可能具有多条 PCI 总线，而具有血缘关系的 PCI 总线组成一颗 PCI 总线树。如在图 1-1

所示的处理器系统中，PCI 总线 x 树具有两条 PCI 总线，分别为 PCI 总线 x0 和 PCI 总线 x1。

而 PCI 总线 y 树中仅有一条 PCI 总线。

PCI 总线由 HOST 主桥或者 PCI 桥管理，用来连接各类设备，如声卡、网卡和 IDE 接口卡等。

在一个处理器系统中，可以通过 PCI 桥扩展 PCI 总线，并形成具有血缘关系的多级 PCI 总线，

从而形成 PCI 总线树型结构。在处理器系统中有几个 HOST 主桥，就有几颗这样的 PCI 总线树，

而每一颗 PCI 总线树都与一个 PCI 总线域对应。

与 HOST 主桥直接连接的 PCI 总线通常被命名为 PCI 总线 0。考虑到在一个处理器系统中可能

有多个主桥，图 1-1 将 HOST 主桥 x 推出的 PCI 总线命名为 x0 总线，而将 PCI 桥 x1 扩展出的

PCI 总线称之为 x1 总线；而将 HOST 主桥 y 推出的 PCI 总线称为 y0~yn。分属不同 PCI 总线树

的设备，其使用的 PCI 总线地址空间分属于不同的 PCI 总线域空间。

1.1.3 PCI 设备

在 PCI 总线中有三类设备，PCI 主设备、PCI 从设备和桥设备。其中 PCI 从设备只能被动地接

收来自 HOST 主桥，或者其他 PCI 设备的读写请求；而 PCI 主设备可以通过总线仲裁获得 PCI

总线的使用权，主动地向其他 PCI 设备或者主存储器发起存储器读写请求。而桥设备的主要作

用是管理下游的 PCI 总线，并转发上下游总线之间的总线事务。

一个 PCI 设备可以即是主设备也是从设备，但是在同一个时刻，这个 PCI 设备或者为主设备或

评论收藏

内容反馈

yuheqing

2020-02-06

在学习PCIE DMA，资源很有帮助！
一个早起的程序员

2019-08-28

资料不错，希望楼主继续坚持
zzyaoguai

2019-05-30

就是xapp1052源码，不值5分

CLGo
上传者
2019-05-30

已经说明了：分析官方xapp1052工程，将发送引擎和接收引擎中的代码进行了详细注释，上传不是工程，只是详细注释的v文件。下载前请先看清楚，值不值因人而异。
FPGA冷板凳

2019-03-20

对初学者有帮
wove2012

2019-01-30

对初学者有帮助