RISC-V 指令集手册

RISC-V 指令集手册 卷1：用户级指令集体系结构（User-Level ISA） 2.1 版 中文版 附：下载链接 https://knowledge.fpga-china.com/uploads/20210930/101f15469f946e18d34a9f97664f1f7b.pdf ### RISC-V指令集手册知识点概述 #### 一、RISC-V指令集手册基本信息与版本迭代 **手册名称**：RISC-V指令集手册 **版本**：2.1 版 **出版时间**：2016年5月31日 **作者**：Andrew Waterman, Yunsup Lee, David Patterson, Krste Asanović **所属机构**：University of California, Berkeley #### 二、RISC-V指令集手册主要内容 ##### 2.1 版本更新内容： - **注释部分**：进行了大量补充和完善。 - **章节版本管理**：每一章都具备独立的版本号，便于追踪和管理。 - **长指令编码优化**：为了避免在非常长的指令格式中移动rd区分符，对＞64位的长指令编码进行了修改。 - **CSR指令描述方式调整**：采用了基本整数格式来描述CSR（Control and Status Registers）指令，并引入了计数器寄存器。 - **指令重命名**：SCALL指令和SBREAK指令分别重命名为ECALL指令和EBREAK指令，但编码和功能未发生变化。 - **浮点NaN处理规范**：对浮点NaN（Not a Number）的处理规则进行了澄清，并规定了新的NaN值。 - **浮点到整数转换溢出处理**：明确了浮点到整数转换发生溢出时的返回值。 - **LR/SC指令行为规范**：进一步明确LR/SC（Load-Reserve/Store-Conditional）指令在不同场景下的成功条件及失败要求，包括在序列中使用压缩指令的情况。 - **RV32E ISA提案**：提出了一个新的RV32E基本ISA提案，旨在减少整数寄存器的数量。 - **调用约定修订**：修订了调用约定，放松了软浮点调用约定中的栈对齐要求，并描述了RV32E调用约定。 - **C压缩扩展提案更新**：对C压缩扩展提案进行了修订，更新至版本1.9。 ##### 2.0 版本主要内容： - **ISA架构划分**：将ISA划分为一个整数基本内核和多个标准扩展。 - **指令格式重组**：重新组织指令格式，提高了立即数编码效率。 - **内存系统规定**：基本ISA定义为小端存储器系统，而大端、双端则被视为非标准变体。 - **原子指令集扩展**：引入Load-Reserved/Store-Conditional（LR/SC）指令。 - **一致性模型支持**：AMO和LR/SC指令能够支持释放一致性模型。 - **FENCE指令**：增加了FENCE指令，提供细粒度的存储器和I/O序列化控制。 - **AMO指令扩展**：加入了fetch-and-XOR AMO指令（AMOXOR），并对AMOSWAP指令编码进行了调整。 - **PC相对寻址指令调整**：使用AUIPC指令替代RDNPC指令，该指令只读取当前PC值。 - **JAL指令改进**：JAL指令被移动到U类型格式，具有显式的（explicit）目标寄存器，J指令被rd=x0的JAL指令所取代。 - **JALR指令优化**：去掉了JALR指令的静态提示，简化硬件设计并允许在函数指针中存储更多数据。 - **浮点指令重命名**：MFTX.S、MFTX.D指令分别更名为FMV.X.S、FMV.X.D指令；MXTF.S、MXTF.D指令分别更名为FMV.S.X、FMV.D.X指令；MFFSR、MTFSR指令分别更名为FRCSR、FSCSR指令。 - **fcsr寄存器访问指令增加**：新增了FRRM、FSRM、FRFLAGS 和 FSFLAGS指令，以独立访问fcsr寄存器的舍入模式、状态和其他标志位。 #### 三、RISC-V指令集手册的意义与应用价值 RISC-V指令集手册不仅为RISC-V处理器的设计者和开发者提供了详细的指令集规范，还为软硬件开发人员、研究者和学习者提供了一个全面深入理解RISC-V架构的基础资源。通过不断迭代更新，该手册确保了RISC-V指令集的稳定性和兼容性，同时也反映了社区对该指令集发展的持续贡献和支持。这对于推动RISC-V生态系统的繁荣和发展具有重要意义。