没有合适的资源？快使用搜索试试~
我知道了~
文库首页
操作系统
其它
全相联cache设计.circ
全相联cache设计.circ
全相联cache设计
需积分: 50
72 下载量
54 浏览量
2021-05-04
20:00:28
上传
评论
9
收藏
1.49MB
CIRC
举报
温馨提示
立即下载
开通VIP（低至0.43/天）
买1年送3月
全相联cache设计 存储系统设计(HUST) 计算机组成原理
资源推荐
资源评论
logisim全相联cache设计.txt
浏览：146
5星 · 资源好评率100%
logisim全相联cache设计.txt
logisim及全相联cache设计.rar
浏览：11
5星 · 资源好评率100%
全相联cache设计及logisIM连接图
头歌计算机组成原理全相联cache设计
浏览：120
5星 · 资源好评率100%
头歌计算机组成原理全相联cache设计头歌计算机组成原理全相联cache设计头歌计算机组成原理全相联cache设计头歌计算机组成原理全相联cache设计头歌计算机组成原理全相联cache设计头歌计算机组成原理全相联cache设计头歌计算机组成原理全相联cache设计头歌计算机组成原理全相联cache设计头歌计算机组成原理全相联cache设计头歌计算机组成原理全相联cache设计头歌计算机组成原理全
第5关：直接相联cache设计.txt
浏览：4
第5关：直接相联cache设计.txt
头歌计算机组成原理直接相联cache设计
浏览：117
头歌计算机组成原理直接相联cache设计头歌计算机组成原理直接相联cache设计头歌计算机组成原理直接相联cache设计头歌计算机组成原理直接相联cache设计头歌计算机组成原理直接相联cache设计头歌计算机组成原理直接相联cache设计头歌计算机组成原理直接相联cache设计头歌计算机组成原理直接相联cache设计头歌计算机组成原理直接相联cache设计头歌计算机组成原理直接相联cache设计
头歌计算机组成原理2路组相联cache设计
浏览：41
头歌计算机组成原理2路组相联cache设计头歌计算机组成原理2路组相联cache设计头歌计算机组成原理2路组相联cache设计头歌计算机组成原理2路组相联cache设计头歌计算机组成原理2路组相联cache设计头歌计算机组成原理2路组相联cache设计头歌计算机组成原理2路组相联cache设计头歌计算机组成原理2路组相联cache设计头歌计算机组成原理2路组相联cache设计头歌计算机组成原理2路
实验3 直接相联Cache设计1
浏览：37
1、实验目的 3 2、实验内容 3 3、实验原理 3 4、实验准备 5 5、实验步骤 8 1、实验目的 2、实验内容 3、实验原理 4、实验准备 5、实验步骤
使用logsim实现的组相连cache
浏览：64
5星 · 资源好评率100%
计算机系统结构课程使用logsim实现的cache，得到A、92分，注意logsim版本为logisim-evolution-google
第6关：4路组相连cache设计.txt
浏览：161
5星 · 资源好评率100%
第6关：4路组相连cache设计.txt
华中科技大学 计算机组成原理课程设计 cpu实验--流水 logisim电路图.zip
浏览：109
华中科技大学 计算机组成原理课程设计 cpu实验--流水 logisim电路图
华中科技大学-计算机组成原理-educoder Logisim-储存系统设计（HUST） 答案代码
浏览：73
5星 · 资源好评率100%
4. **全相联Cache设计**：全相联缓存允许任何主存块映射到Cache的任何位置，提供最大的灵活性但结构复杂。设计时需处理地址映射、替换策略（如LRU、LFU）以及缓存命中和未命中的处理。Logisim工具如...
计算机硬件系统设计实验logism MIPS实验
浏览：179
storage.circ 计算机系统硬件设计mooc实验，动手画cpu，MIPS RAM、MIPS Regfile、Cache全相联
Logisim 存储系统设计(HUST)代码.txt 1-6关全部通过
浏览：135
本实训项目帮助大家理解计算机中重要部件—存储器，要求同学们掌握存储扩展的基本方法，能设计 MIPS 寄存器堆、MIPS RAM 存储器。能够利用所学习的 cache 的基本原理设计直接相联、全相联，组相联映射的硬件 cache。 汉字字库存储芯片扩展实验 MIPS寄存器文件设计 MIPS RAM设计 全相联cache设计 直接相联cache设计 4路组相连cache设计
存储系统设计实验（logisim）计算机组成实验
浏览：92
5星 · 资源好评率100%
理解存储系统进行位扩展、字扩展的基本原理，能利用相关原理解决实验中汉字字库的存储扩展问题，并能够使用正确的字库数据填充,汉字字库存储芯片扩展实验,MIPS寄存器文件设计,MIPS RAM设计,直接相联cache设计
Logisim 存储系统设计(HUST)代码.txt 1-6关全部通过.rar
浏览：50
本实训项目帮助大家理解计算机中重要部件—存储器，要求同学们掌握存储扩展的基本方法，能设计 MIPS 寄存器堆、MIPS RAM 存储器。能够利用所学习的 cache 的基本原理设计直接相联、全相联，组相联映射的硬件 cache。 汉字字库存储芯片扩展实验 MIPS寄存器文件设计 MIPS RAM设计 全相联cache设计 直接相联cache设计 4路组相连cache设计
华科计算机组成原理 头歌Educoder Logisim 存储系统设计(HUST) 1~7关满分通关文件
浏览：24
4星 · 用户满意度95%
仅是通过头歌测试的完成文件（storage.circ）7关全部...汉字字库存储芯片扩展实验|MIPS寄存器文件设计|MIPS RAM设计|全相联cache设计|直接相联cache设计|4路组相连cache设计|2路组相联cache设计 学习交流q 2267261634
Logisim平台实验“存储系统设计”.circ
浏览：107
华中科技大学 头歌实践项目 存储系统设计 本实训项目帮助大家理解计算机中重要部件---存储器，要求同学们掌握存储扩展的基本方法...能够利用所学习的 cache 的基本原理设计直接相联、全相联，组相联映射的硬件 cache。
存储器实验.rar
浏览：194
5星 · 资源好评率100%
设计一个8位计算机的主存储器，地址线和数据线均为8位。该主存由连个独立的存储器构成： 数据存储器DMemory，存储空间为0~127; 指令存储器IMemory，存储空间为128~255. 控制台可以手工方式向数据总线D-BUS输送8位数据。 所有控制信号的含义参照TEC-5模型计算机。 二、设计要求 （1）两个存储器均采用2114静态存储器芯片构成。 （2）DMemory为可读写存储器，数
Encoder(存储器系统设计HUST).zip
浏览：61
5星 · 资源好评率100%
计算机组成与系统结构实践项目，华中科大计算机学院实践课:计算机组成与系统结构实践项目: 1、汉字字库存储芯片扩展实验 ...4、全相联cache设计 5、直接相联cache设计 6、4路组相连cache设计 7、2路组相联cache设计
2017计算机组成原理自主实验第四章Cache的实现报告
浏览：178
2017计算机组成原理自主实验第四章Cache的实现报告
华中科大 计组实验3 logisim 存储系统实验
浏览：8
只含.circ 1、CACHE 映射机制与逻辑实现 2、硬件 CACHE 机制设计实验 在 storage.circ 完成直接映像，全相联映像，4 路组相联 映像（选做），2 路组相联映像（选做）的电路设计。
头歌教学实践平台 计算机组成原理 数字逻辑---交通灯系统设计(HUST)
浏览：84
5星 · 资源好评率100%
头歌教学实践平台计算机组成原理数字逻辑---交通灯系统设计(HUST)，第1关—第12关。...第4关 全相联cache设计.txt 第5关 直接相联cache设计.txt 第6关 4路组相连cache设计.txt 第7关 2路组相联cache设计.txt
storage实验2.circ
浏览：175
MIPS寄存器文件设计，MIPS RAM设计，直接相联cache设计，在educoder上测试通过。
storage.circ.zip
浏览：38
本篇文章将详细探讨Logisim环境下，根据华科计算机学院计算机硬件系统设计课程中的Mooc视频，关于Cache映射机制与实现，特别是全相联和二路组相联这两种常见的映射方式。 首先，我们需要理解Cache的基本原理。Cache...
华中科技大学计算机组成原理实验(数据表示，运算器ALU)
浏览：194
3星 · 编辑精心推荐
华中科技大学计算机组成原理实验(数据表示，运算器ALU)基于logisim实验
【Logisim】存储器设计
浏览：198
了解ROM和RAM的组成结构与扩展方法，了解寄存器的工作原理，了解Cache的映射机制。 华中科技大学《计算机硬件系统设计》
Logisim组成原理实验-存储器实验
浏览：111
3星 · 编辑精心推荐
计算机组成原理存储器实验，包含MIPS RAM、MIPS 寄存器文件、Cache硬件设计（直接相联，全相联，组相联）
storage(已通关).circ
浏览：123
5星 · 资源好评率100%
storage.circ(已通关)华中科技大学计算机组成原理存储系统实验
logism.zip
浏览：17
在本篇中，我们将深入探讨在"Logisim"环境下实现的两个关键缓存设计——全相联Cache和4路组相连Cache。 1. 全相联Cache（Full-Associative Cache）设计： 全相联Cache的特点在于，任何主存块都可以映射到Cache中的...
评论
收藏
内容反馈
立即下载
开通VIP（低至0.43/天）
买1年送3月
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
whoami.
粉丝: 1
资源:
7
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
XFEXP.C
XFSINH.C
XDTEST.C
XEXP.C
XFCOSH.C
XFDTEST.C
XFDSCALE.C
XFDNORM.C
XLCOSH.C
XLDSCALE.C
XLDNORM.C
XLOCALE.CPP
XLDTEST.C
XLEXP.C
XLPOLY.C
XLOCINFO.H
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
