1. 
PC／xT机和PC／AT机完成软盘DMA传输前，若通道2的初始化过程DMA一SET—UP返回标志CF=1，则意味着(    )。

3. 
在定点机中执行算术运算时会产生溢出，其原因是(    )。

4. 
主存储器和CPU之间增加Cache的目的是(    )。

5. 
二进制数11001011等于十进制的________。

6. 
通常一地址格式的算术运算指令，另一个操作数隐含在________中。

7. 
系统总线中控制线的功能是(    )。

8. 
计算机系统的输入输出接口是(    )之间的交接界面。

1. 
DMA方式常用于CPU与外部设备之间的信息传送。(    )

2. 
在异步总线中，传送操作由CPU控制。(    )

3. 
微指令周期是指从主存中读取并执行一条机器指令所用的时间。(    )

4. 
采用虚拟存储技术的主要目的是为了提高CPU访问存储器的速度。(    )

5. 
在中断系统中，各种中断源的中断请求优先次序完全由硬件决定，编程无法进行任何改变。(    )

6. 
在补码两位乘比较法运算规则中，要求乘数设两位符号位。(    )

7. 
I／O与内存统一编址方式将I／O地址看成是主存地址的一部分，占用主存空间。(    )

1. 
画出计算机硬件基本组成框图，通过解题过程说明每一功能部件的作用及它们之间的信息流向。

2. 
CPU的结构如图5．1所示，其中AC为累加器，AR为主存地址寄存器，DR为主存数据寄存器，DR(OP)为DR的操作码字段，DR(ADR)为DR的地址码字段，IR为指令寄存器，Pc为程序计数器。M为主存储器。表5．1列出CPU控制信号，表5．2列出指令组助记符及其功能，并给出每条指令的操作码。试设计：(1)满足所给条件的微指令格式(直接控制法)。(2)设计表5?2中6条指令的微程序流程图，标明每条微指令在控制存储器中的地址。

3. 
画出实现补码Booth算法的运算器框图(假设数值取n位)。要求：    (1)指出寄存器和全加器的位数；    (2)详细画出最低位全加器的输入电路；    (3)指出加和移位的次数；    (4)描述Booth算法重复加和移位的过程。

4. 
设浮点数字长16位，其中阶码8位(含1位阶符)，尾数8位(含1位数符)，阶码采用移码表示，基值为2，尾数用补码表示，计算：    (1)机器数为7FC0H的十进制数值；    (2)此浮点格式的规格化表示范围。

1. 
用16K×8位的SRAM芯片组成64K×16位的存储器，该存储器按16位字编址，画出存储器扩展图。

1. 
某机字长为16位，数据总线也为16位，内存容量64KB，包含8个16位通用寄存器R0～R7。指令系统基本要求是：a．128条双操作指令，且其中必有一操作数是寄存器直接寻址。b．另一操作数的寻址方式有4种：立即寻址，寄存器直接寻址，寄存器间接寻址，变址寻址。立即数和变址寻址时的位移量为16位。c．指令长度应满足16的倍数，且要求尽量短。(1)列出通常在指令系统格式设计过程中应该考虑的主要因素。(2)给出该机指令系统的设计方案(提示：画出指令格式图，说明指令各字段的位数和含义)。

2. 

3. 
某机连接4台I／0设备，设备号分别为0、l、2、3。其中设备0的优先级最高，设备3的优先级最低。系统允许多重中断。 1．为了动态提高设备2和设备3的优先级，初始化时应如何设置对应的4位屏蔽字?请选择一个正确答案。2．若设备2的中断请求得到响应，CPU在设备2的中断服务程序中应如何设置新的屏蔽字?请选择一个正确答案。    设备号：0、1、2、3    屏蔽字：①0 0 0 0            ②0 0 1 1            ③1 1 0 0            ④1 1 1 1